# PATENT ABSTRACTS OF JAPAN



(11)Publication number:

62-221159

(43) Date of publication of application: 29.09.1987

(51)Int.CI.

H01L 29/78 H01L 27/12

(21)Application number: 61-065322

(71)Applicant: FUJITSU LTD

(22)Date of filing:

24.03.1986 (72)II

(72)Inventor: YANAI KENICHI


**OURA MICHIYA** 

## (54) FORMATION OF THIN FILM TRANSISTOR MATRIX

## (57)Abstract:

PURPOSE: To reduce the short-circuit defects of a transistor and to obtain a highly reliable thin film transistor matrix by a method wherein, before formation of a gate insulating film and an operating semiconductor layer, the substrate provided with a gate and a gate bus line is flattened.

CONSTITUTION: A pattern corresponding to the pattern, which will be turned to a gate electrode, is formed on a conductive film 2 using a resist 3, and besides, a resist mask pattern 5 corresponding to a matrix driving bus line is formed. The conductive film 2, excluding the part where the resist 3 is coated, is directly exposed to an electrolyte, and an Al2O3 oxide film 8 is grown. After a selective oxidation has been performed, the resist 3 mask pattern on a flat glass substrate 1 is exfoliated, silicon nitride is formed as an insulating film 6 and hydrogenated, silicon nitride is formed as an insulating film 6 and hydrogenated amorphous silicon is formed as an operating semiconductor layer 7 (active layer) on a gate electrode 4 successively by performing a plasma CVD (chemical vapor deposition) method, and the sou



plasma CVD (chemical vapor deposition) method, and the source electrode 9 and the drain electrode 10, consisting of N-type hydrogenated amorphous silicon, titanium Ti and aluminum A1, are formed.

## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

爾日本国特許庁(JP)

① 特許出願公開

## ⑩公開特許公報(A)

昭62-221159

Mint Ci,4

識別記号

庁内整理番号

❷公開 昭和62年(1987)9月29日

H 01 L 29/78 27/12

8422-5F 7514-5F

等を請求 未請求 発明の数 1 (全4頁)

**薄膜トランジスタマトリックスの形成方法** 

> 砂管 願 昭61-65322

の田 頭 昭61(1986)3月24日

仓発 明 着 築 井 川崎市中原区上小田中1015番地 富土通株式会社内

@発明者 大 流

川崎市中原区上小田中1015番地 富士通株式会社内 遊 也

人 類 出金

富士 通 株式 会社 · 川崎市中原区上小田中1015番地

弁理士 井桁 贞一 36代 理 人

#### 1. 発明の名称

**薄膜トランジスタマトリックスの形成方法** 

## 2. 特許請求の範囲

(1) 平坦な基板(1)全面に再電膜(2)を形成した後、 前記導電膜四上のレジストマスク回により導電膜 ぬを選択酸化してゲート電極(4)とゲートパスライ ン15を同時形成する工程と、続いてゲート絶縁戦 心及び半退体遊性質的を順次形成する工程を含ん でなることを特徴とする落膜トランジスタマトリ ックスの形成方法。

② 前項配載の雰電膜図がポリシリコンで形成さ れ選択酸化のレジストマスクロが塑化シリコンで あることを特徴とする特許請求の範囲第川項記載 の弾膜トランジスタマトリックスの形成方法。

CD 基電膜図を選択酸化する工程が隠極酸化をし くは熱酸化の何れかであることを特徴とする特許 譲収の範囲第10項記載の確談トランジスタマトリ ックスの形成方法。

## 3. 発明の辞報な説明

(要要)

本発明は、平面型の、所謂能動マトリックスペ ネルと呼ばれるパネル基板に形成される薄膜トラ ンジスタに低り、その意図するところはゲート約 経膜/動作半球体値の形成前、ゲートとゲートバ スラインが作製された基板を平均化することによ カトランジスタの短縮欠陥を衝散し、振緩をの高 い薄膜トランジスタマトリックスを提供すること である.

## (産業上の利用分野)

木発明は平面型ディスプシィパネルに一体的に 組み込む薄膜トランジスタマトリックスの形成方 法に関する。

例えば筬晶ディスプレィパネルなど大面積の表 示デバイスは、一般的にm×nの格子状配列の画 髪セルを形成し、画素セルの駆動を、たがいに直 交するm本およびm本のパスラインを設けて行う マトリックス騒動方式が採られている。

## 特開昭62-221159 (2)

しかして、マトリック駆動されるそれぞれの固 诺セルは寝セル電極と直轄して例えば水森化アモ ルファスシリコンからなる半悪体膜を衝性層とす る郷欧トランジスタを殺けることが一般的におこ なわれている。

本発明は、前起譲越トランジスタの形成方法に 然り、特にトランジスタのゲート钨極膜部分の限 差を無くして耐圧性能を向上することにより、安 足なゲィスプレィパネルを形成することである。

## (従来の技術)

第3個は、逆スタガード構成になる複製トランジスタの構造と形成プロセスを図示するトランジスタ要部の販面図である。

周図のはガラス等の絶縁基板20の表面に爆電膜 を形成し、铵導電膜を通常のエッチング性あるい はリフトオフ性を用いてゲート電機21が形成され た図である。

商図のはプラズマガス空間内の化学的気相成長 法 (CVD 法) もしくは然 CVB 接によって前記ゲー ト電磁21上に順次、ゲート結器限22と例えば水業 化アモルファスシリコンの半導体哲性層23が連続 的に形成された図である。

また闽陽(4)は半導体語性暦23の上にトランジスタのソース電極24及びドレイン電荷25のそれぞれがパターン形成された図である。

しかしながら、陶配の知き方法で形成された解験トランジスタのゲート競縁酸22は、下池のゲート電板21の度さに辞当する電機端部26で段差となるため、複数袋部の蟾蜍酸27は設置の電気的耐圧が低下するため問題がある。

### (発明が解決しようとする問題点)

確膜トランジスタのゲート絶縁膜32における顔記 競差 磁27 は平坦部に比べて 膜内ピンホール等が 住じやすく、これにともない 短結 欠陥や。 電気的 耐圧が低下する原因となる。 特に 大節 彼の ディスプレィパネルでは、マトリックス配置の 確膜トランジスタが 前記耐圧の低下 や短絡 欠陥があるとパホル形成の 歩 留りが顕著に低下することとなる。

#### (問題点を解決するための手段)

第1回と第2回は軌配の問題点を解決する本発 明の薄膜トランジスタの形成方法実施例とする新 節図である。

平坦な基板1金間に導電膜2を形成した後、 的記導電膜2上のレジストマスク3により帯電膜2 を選択酸化して、ゲート電極4、及び設準権4と 同レベルに設ける一方のマトリックス配動線とするバスライン5とを両時形成する工程と、 焼いて ゲート絶縁膜6及び半導体活性層7を順次形成する工程を含んでマトリックス配列の確膜トランジスタを形成することとしたものである。

## (作 用)

環膜トランジスタのゲート絶縁膜形成前に行う 前記感覚膜の選択酸化強は、以下実施例に示される関極酸化液にしてもまた無酸化法にしても、 運性の膜厚を維持して膜質を蜘縁性に替えること から差板の平理性が保持された状態でゲート絶縁 膜、及び半単体活性層が積み重ねられ、短節欠節 のない高い節膜トランジスタマトリックスが形成 されることになる。

#### (实施例)

以下、第1図と第2図を参照して本発明トランジスタの構成と形成方法の実施研を説明する。

第1 図向は、平坦勘波例えばガラス基板1にアルミニウムA1の基理膜2を基膜全面に例えば認着手段により被増した断面図(四~回題も断面図)である。

問図のにおいては先づ、導電報 2 上にゲート電標となるパターンと対応するパターンをシジスト 3 により形成したものである。但し、図示されないが変シジストパターン形成時、併せてマトリックス駆動パスラインに対するレジストマスクバターン5 も形成される。かかる基板は、次いで、確確解被に浸しカーボン陰板を用いて適宜が無限で開稿酸化すれば、レジスト 3 被着の部分を除いた導電額 2 は直接電路にさらされれる。の故化臓が生成される。

## 特開昭62-221159 (3)

同図のは前記選択酸化後、基板上のレジスト 3 マスクパターンを剝離した図である。図中、 8 は 速電膜 2 のAl 2 0 1 電解酸化部分である。

周図のは同図いのゲート電振 4 上に絶縁膜 6 として窓化シリコン、敷作率離体層 7 (結性層) として水素化アモルファスシリコン、のそれぞれを順次、プラズマ CYD法により退納的に成膜したものである。

更に、例図のは、n型水糞化アモルファスシリコン/チタン11/アルミニウム41からなるソース電板9とドレイン電板10とを形成して課膜トランジスタが完成した図である。

次に削記電解化級による基電膜の選択酸化に替わって単電膜の熱酸化による本発明の他の実施例を第2図のプロセスに従って説明する。

第1図と相異する点は、44図の平塩基板1として石英基板を用い、 森基板1全面に被着する導電 数11としてコ型ボリシリコンが使用される。前紀 石英基板は高温度の酸化プロセスに耐えうる。

またOI図にの型ポリシリコン準電膜IIに対する

選択酸化のためのマスク12として窒化シリコンを 用いることである。

(ロー回図に示す截本的プロセスは第1図と略同じである。関う、窒化シリコンによるマスク12を 創料除去した(のは段蓋のない平海な益便質が確保 されてなり、この上にプラズマ CVO法による、窒 化シリコンのゲート掲載膜 6 と水素化アモルファ スシリコンの動作半導体層 7 を連続的に選成する。

(e)~(e) 図中の13は前記草電視11の熱酸化膜であ

次いで、ソース電腦9とドレイン電腦10を形成 すれば、短略欠陥が少なく素子耐圧の弱い薄膜ト ランジスタマトリックスが形成されることとなる。

#### (発明の妨果)

以上、詳細に説明したゲート語縁膜の成膜前、単電膜の選択酸化学数を用いてゲート絶縁膜とバスラインをパダーン形成した本発明の薄膜トランジスタマトリックスによれば、短絡欠陥の少ない 表子形圧の高い薄膜トランジスタアレイが形成さ

れると共にパネル組立の参留りが向上するため安 低なディスプレィパネルを提供することが出来る。

## 4. 図面の簡単な説明

第1図は本発明の薄膜トランジスタの形成方法 実施例断面図。

第2図は本熟明の確膜トランジスタの形成方法 実施制筋面図。

第3回は従来の藻族トランジスタの精造と形成 プロセス図である。

図中、1は平垣な路板、 2と11は落電膜,

3 と12はレジストマスク。


4はゲート電極。 5はパスライン。

6はゲート地縁敗、7は半導体活性層、

8 は陽極酸化膜。 13は熱酸化膜。


9 はソース電極、 10はドレイン電極 である。

代理人 弁理士 井 街 貞 一




本発明薄膜15ンジスタ形成分法契控例 図 前 i 図

## 特開昭62-221159 (4)



本条明港級トランンスタ形成方法実施例図 第2回



継来トランジスタの構成と形成プロセス 図 第 3 図